基于解耦De-skew PLL的处理器低功耗同步间歇时钟系统设计 |
| |
引用本文: | 杨丽琼,吴瑞阳,杨梁,王焕东.基于解耦De-skew PLL的处理器低功耗同步间歇时钟系统设计[J].计算机学报,2022(10):2207-2220. |
| |
作者姓名: | 杨丽琼 吴瑞阳 杨梁 王焕东 |
| |
作者单位: | 1. 中国科学院计算技术研究所计算机体系结构国家重点实验室;2. 中国科学院大学计算机科学与技术学院;3. 龙芯中科技术股份有限公司 |
| |
摘 要: | 随着高性能处理器集成度、面积以及工作频率的不断增加,时钟动态功耗呈指数级增加,时钟分布不均导致跨时钟域的同步开销显著增大,这些问题逐渐成为制约处理器能效提升的瓶颈.通常处理器核的功耗占多核处理器整体功耗超过70%,而时钟功耗是处理器核功耗的主要组成部分.数字方式的系统动态调频DFS(Dynamic Frequency Scaling)降频的方法需要触发时钟中断例外重新配置时钟生成模块锁相环的相关寄存器,由此带来系统超过毫秒级等待时间开销;而模拟方式连续自适应调节AFS (Adaptive Frequency Scaling)频率变化过程中存在频率过冲响应会增加物理时序设计压力.与此同时功耗的调节降低要以高性能为前提.片上时钟分布长延时随PVT(Process Voltage Temperature)变化产生的不确定时钟相位偏差,为此物理设计增加时序冗余补偿会直接影响到处理器性能.本文提出了新的基于解耦去偏斜锁相环De-skew PLL(De-skew Phase Locked Loop)的同步间歇时钟系统,采用12 nm CMOS工艺实现了去偏斜锁相环的设计,并对整个系统进行了时序性能...
|
关 键 词: | 多核处理器 同步间歇时钟系统 解耦去偏斜锁相环 低功耗设计 |
|
|