|
|||||
|
|
| 一个3位flash ADC核设计 | |
| 引用本文： | 胡蓉彬,王继安,庞世甫,李威,朱鹏,龚敏. 一个3位flash ADC核设计[J]. 微处理机, 2008, 29(6) |
| 作者姓名： | 胡蓉彬 王继安 庞世甫 李威 朱鹏 龚敏 |
| 作者单位： | 1. 四川大学物理科学与技术学院微电子技术四川省重点实验室,成都,610064 2. 电子科技大学微电子与固体电子学院,成都,610054 3. 成都华微电子系统有限公司,成都,610041 |
| 摘 要： | 用CMOS反相器作比较器设计了一个3位的高速低功率flash ADC核。该ADC核可以应用到分级型和流水线型结构的ADC中,实现更高的转换位数。该3位ADC核采用Choudhury等人提出的编码方案,解决了高速ADC的编码电路问题。采用SMIC的0.35μm/3.3CMOS工艺模型,用Candence软件进行仿真,该3位ADC速度高达2Gsps,在该速度下具有0.56mW的低功率。 |
| 关 键 词： | CMOS反相器 编码电路 PLA电路 |
A Design of 3-bit Flash ADC Core |
|
| HU Rong-bin,WANG jian,PANG Shi-fu,LI Wei,ZHU Peng,GONG Min. A Design of 3-bit Flash ADC Core[J]. Microprocessors, 2008, 29(6) | |
| Authors: | HU Rong-bin WANG jian PANG Shi-fu LI Wei ZHU Peng GONG Min |
| Abstract: | |
| Keywords: | CMOS inverter Encoding Circuit PLA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |