|
|||||
|
|
| 高速SDRAM控制器设计的FPGA实现 | |
| 引用本文： | 张林,何春.高速SDRAM控制器设计的FPGA实现[J].电子科技大学学报（自然科学版）,2008(Z1). |
| 作者姓名： | 张林 何春 |
| 作者单位： | [1]电子科技大学电子科学技术研究院 [2]电子科技大学电子科学技术研究院 成都 |
| 摘 要： | 同步动态存储器(SDRAM)控制器通常用有限状态机实现,对于一般的设计方法,由于状态数量多,状态转换通常伴随大的组合逻辑而影响运行速度,因此,SDRAM控制器的速度限制了SDRAM存储器的访问速度。该文从结构优化入手来优化方法,利用状态机分解的思想将大型SDRAM控制状态机用若干小的子状态机实现,达到简化逻辑的目的,不仅提高了速度还节省了资源,对该类大型SDRAM控制器的实现有一定参考意义。 |
| 关 键 词： | 现场可编程门阵列 高速状态机 SDRAM控制器 状态机分解 |
| 本文献已被 维普 等数据库收录！ | |