| 一种用于高速同步数据采集设备的数字锁相环 |
| |
| 引用本文： | 林旭,余锋.一种用于高速同步数据采集设备的数字锁相环[J].微电子学,2003,33(4):348-351. |
| |
| 作者姓名： | 林旭 余锋 |
| |
| 作者单位： | 浙江大学,数字技术及仪器研究所,浙江,杭州,310027 |
| |
| 摘 要： | 介绍了一种适用于可编程逻辑器件、为高速同步数据采集设备提供可靠时钟解决方案的全数字锁相环电路。该电路采用路径延时环形数控振荡器，并具备时钟倍频和同步功能，最高工作频率可达100MHz，同步和频率锁定误差不超过1ns。采用标准硬件描述语言设计，可适用于各种可编程逻辑器件，具有简单灵活、可移植性强、易于控制的特点。
|
| 关 键 词： | 锁相环 数控振荡器 数据采集 路径延时 可编程逻辑器件 |
| 文章编号： | 1004-3365(2003)04-0348-04 |
| 修稿时间： | 2002年9月6日 |
An All-Digital Phase Locked Loop for High-Speed Synchronous Data Acquisition |
| |
| LIN Xu,YU Feng.An All-Digital Phase Locked Loop for High-Speed Synchronous Data Acquisition[J].Microelectronics,2003,33(4):348-351. |
| |
| Authors: | LIN Xu YU Feng |
| |
| Abstract: | |
| |
| Keywords: | Phase locked loop Digital controlled oscillator Data acquisition Path delay Programmable logic device |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
