| 数字信号处理器芯片核NDSP25的可测试性设计 |
| |
| 引用本文： | 薛静,白永强. 数字信号处理器芯片核NDSP25的可测试性设计[J]. 计算机工程, 2004, 30(15): 169-171 |
| |
| 作者姓名： | 薛静 白永强 |
| |
| 作者单位： | 西北工业大学研究生院,西安,710072;西北工业大学研究生院,西安,710072 |
| |
| 摘 要： | 介绍了可测试性设计的一般方法，着重讨论了NDSP25数字信号处理器芯片核的可测试性设计策略，以及可测试性设计的实现，并对可测试性设计的结果进行了统计和分析。
|
| 关 键 词： | NDSP25芯片核 可测试性设计 内建自测试 |
| 文章编号： | 1000-3428(2004)15-0169-03 |
DFT Techniques in DSP Chip Core NDSP25 |
| |
| XUEJing,BAI Yongqiang. DFT Techniques in DSP Chip Core NDSP25[J]. Computer Engineering, 2004, 30(15): 169-171 |
| |
| Authors: | XUEJing BAI Yongqiang |
| |
| Abstract: | This paper introduces the most frequently used DFT techniques, puts emphasis on the DFT policy and the DFT realization of the NDSP25 chip core, and analyses the result |
| |
| Keywords: | NDSP25 chip core Design for testability(DFT) Built-in self-test |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
