|
|||||
|
|
| 基于FPGA的数字电路进化设计与实现 | |
| 作者姓名： | 娄建安 张之武 崔新风 |
| 作者单位： | 军械工程学院电气工程系,河北石家庄,050003 |
| 基金项目： | 国防科技重点实验室基金项目资助(9140C8702020803) |
| 摘 要： | 针对目前演化硬件研究中的关键问题:电路的数学表示方法、遗传算法和快速重构硬件平台,文章建立了一个用于描述数字电路的电路网络演化模型;设计了矩阵组编码算子,改进了精英保留策略;最后基于虚拟可重构技术在FPGA中建立了一个适于演化操作的硬件平台,实现了数字电路的内部进化;实验结果验证了该模型的可行性与有效性,采用的矩阵组编码算子在(8,8,8,4)演化区域内显著提高了电路演化的速度,为演化硬件的进一步发展了提供新的方法。 |
| 关 键 词： | 演化硬件 演化策略 矩阵编码 虚拟可重构 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |