时间约束下 ＦＰＧＡ 资源最小化的动态重构

针对可重构嵌入式系统算法中数据路径部分的时间划分,本文提出了一种在时间约束下实现应用数据路径所需的单元格数量最小化的动态重构策略。首先,把算法建模为一个无环数据流图G(V,E),其中顶点集V={O1,O2,…,Om}对应于算术算子和逻辑算子,有向边集E={e1,e2,…,ep}表示运算之间的数据依赖关系；其次,对应用设置一个约束时间T,通过E建模的数据依赖关系来执行算法,使得所需要的FPGA单元数量最少。具体实现是使用一个与目标相关的算子库,这个库可以将算子Oi需要的最大路径延迟ti和基本FPGA单元的数量Area(Oi)两个属性关联到图G的每个顶点,从而计算出精确的处理时间；最后,分析总的处理时间(配置和执行)与约束时间之间的差,对分区作出判决。基于一个图像处理算法的应用表明,本文提出的划分策略对于可重构嵌入式系统的设计是有效的。