|
|||||
|
|
| 基于时态逻辑的硬件设计形式化验证技术——模型检验 | |
| 作者姓名： | 郭建 杜惠敏 等 |
| 作者单位： | [1]西安邮电学院ASIC中心，陕西西安710069 [2]西北工业大学 |
| 基金项目： | 国家自然科学基金资助! (NO69473 0 17) |
| 摘 要： | 通过对时态逻辑的研究来探讨时态逻辑在硬件设计形式化验证上的应用，同时对布尔函数在计算机内的表示二叉判定图（BDD）进行了进一步地分析，最后给出了一个时态逻辑对硬件设计进行验证的例子。 |
| 关 键 词： | 时态逻辑 模型检验 布尔函数 硬件设计 形式化验证 计算机 |
| 本文献已被 CNKI 维普 等数据库收录！ | |