12位500纳秒分区式A／D转换器

采用一种高速双板工艺开发出一种带有模拟和数字修正的分区式A/D转换器,一次转换分为四步完成。减法D/A转换器的建立时间可以延迟直到最后一级,这样一次转换的时间为500纳秒。使用Ti-W熔丝链为基础的修正技术,使得关键电路元件仅用很少的测试点,就可在芯片阶段进行调整。电路制作在25mm~2的芯片面积上,功耗为650mW。