| 基于CPLD的等效电路的设计 |
| |
| 引用本文： | 王跃球.基于CPLD的等效电路的设计[J].机械与电子,2007(1):23-25. |
| |
| 作者姓名： | 王跃球 |
| |
| 作者单位： | 邵阳学院信息与电气工程系,湖南,邵阳,422000 |
| |
| 摘 要： | 将等效时间采样技术用于低速的AD转换器,可以实现对宽带模拟信号的高速采集,不仅降低了系统实现的难度,还节约了系统成本.在此论述了基于等效时间采样的高速数据采集技术的基本原理以及整体实现方案.系统中的逻辑控制部分采用CPLD来实现,大大提高了系统的集成度.
|
| 关 键 词： | 等效时间采样 高速数据采集 CPLD CPLD 等效电路 设计 Based Circuit Design 集成度 控制部分 逻辑 方案 基本原理 采集技术 高速数据 采样技术 系统成本 节约 高速采集 模拟信号 宽带 转换器 等效时间 |
| 文章编号： | 1001-2257（2007）01-0023-03 |
| 修稿时间： | 2006-09-29 |
Equivalent Circuit Design Based on CPLD |
| |
| WANG Yue-qiu.Equivalent Circuit Design Based on CPLD[J].Machinery & Electronics,2007(1):23-25. |
| |
| Authors: | WANG Yue-qiu |
| |
| Affiliation: | Department of Information and Electrical Engineering,Shaoyang University,Shaoyang 422000, China |
| |
| Abstract: | Using slow rate ADC can realize data acquisition to wide frequency analogy signal by using equivalent-time sampling technology,which reduces not only the difficulty of realization,but also the cost of the system.The paper mainly states the theory and method of high-speed data acquisition system based on equivalent time sampling.The logic control unit of the system are integrated in CPLD.The integrated density of the circuit is improved greatly. |
| |
| Keywords: | equivalent-time sampling high-speed data acquisition CPLD |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
