| 基于16位定点DSP的并行乘法器的设计 |
| |
| 引用本文： | 王叶辉,林贻侠,严伟. 基于16位定点DSP的并行乘法器的设计[J]. 半导体技术, 2004, 29(5): 101-105 |
| |
| 作者姓名： | 王叶辉 林贻侠 严伟 |
| |
| 作者单位： | 上海大学微电子研发中心,上海,200072;上海大学微电子研发中心,上海,200072;上海大学微电子研发中心,上海,200072 |
| |
| 摘 要： | 设计了一种用于1 6位定点DSP中的片内乘法器.该乘法器采用了改进型Booth算法,使用CSA构成的乘法器阵列,并采用跳跃进位加法器实现进位传递,该设计具有可扩展性,并提出了更高位扩展时应改进型方向.设计时综合考虑了高性能定点DSP对乘法器在面积和速度上的要求,具有极其规整的布局布线.
|
| 关 键 词： | 改进型Booth编码 部分积产生器 阵列乘法器 |
| 文章编号： | 1003-353X(2004)05-00101-05 |
| 修稿时间： | 2003-07-21 |
Design of a parallel multiplier for 16-bit fixed-point DSP |
| |
| WANG Ye-hui,LIN Yi-xia,YAN Wei. Design of a parallel multiplier for 16-bit fixed-point DSP[J]. Semiconductor Technology, 2004, 29(5): 101-105 |
| |
| Authors: | WANG Ye-hui LIN Yi-xia YAN Wei |
| |
| Abstract: | |
| |
| Keywords: | modified Booth encoding partial-product generator array multiplier |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
