|
|||||
|
|
| 面向卷积神经网络的高并行度FPGA加速器设计 | |
| 作者姓名： | 王晓峰 蒋彭龙 周辉 赵雄波 |
| 作者单位： | 1. 北京航天自动控制研究所, 北京 100854;2. 宇航智能控制技术国家级重点实验室, 北京 100854 |
| 基金项目： | 军队科研资助项目;中国运载火箭技术研究院创新研发项目 |
| 摘 要： | 大多数基于卷积神经网络(CNN)的算法都是计算密集型和存储密集型的,很难应用于具有低功耗要求的航天、移动机器人、智能手机等嵌入式领域.针对这一问题,提出一种面向CNN的高并行度现场可编程逻辑门阵列(FPGA)加速器.首先,比较研究CNN算法中可用于FPGA加速的4类并行度;然后,提出多通道卷积旋转寄存流水(MCRP)结... |
| 关 键 词： | 卷积神经网络 高性能 硬件加速器 并行度 现场可编程逻辑门阵列 |
| 收稿时间： | 2020-07-09 |
| 修稿时间： | 2020-10-12 |
| 本文献已被 万方数据 等数据库收录！ | |
| 点击此处可从《计算机应用》浏览原始摘要信息 | |
| 点击此处可从《计算机应用》下载全文 | |