| 浮点数乘法器的FPGA实现 |
| |
| 引用本文： | 甘子平 张立毅 鲁峰 辛建芳. 浮点数乘法器的FPGA实现[J]. 山西电子技术, 2008, 0(1): 22-23 |
| |
| 作者姓名： | 甘子平 张立毅 鲁峰 辛建芳 |
| |
| 作者单位： | 太原理工大学信息与通信工程系,山西太原030024 |
| |
| 摘 要： | 研究并完成了基于FPGA的浮点乘法器的硬件实现，详细阐述了其原理，重点介绍了乘法器的结构并通过了数据验证。在MaxplusⅡ上完成了综合仿真测试。
|
| 关 键 词： | 浮点数 乘法器 FPGA |
| 收稿时间： | 2007-10-19 |
| 修稿时间： | 2007-10-19 |
Design of Floating-Point Multiplier on FPGA |
| |
| Gan Zi-ping ,Zhang Li-yi ,Lu Feng, Xin Jian-fang. Design of Floating-Point Multiplier on FPGA[J]. Shanxi Electronic Technology, 2008, 0(1): 22-23 |
| |
| Authors: | Gan Zi-ping Zhang Li-yi Lu Feng Xin Jian-fang |
| |
| Abstract: | |
| |
| Keywords: | float polnt multlplier FPGA |
| 本文献已被 CNKI 维普 等数据库收录！ |
