| 一种板间高速传输系统的设计与实现 |
| |
| 引用本文： | 刘丽格,李天保,石鑫刚. 一种板间高速传输系统的设计与实现[J]. 无线电通信技术, 2011, 37(4): 53-55 |
| |
| 作者姓名： | 刘丽格 李天保 石鑫刚 |
| |
| 作者单位： | 1. 中国电子科技集团公司第五十四研究所,河北石家庄,050081
2. 河北先控电源设备有限公司,河北石家庄,050035 |
| |
| 摘 要： | 通过分析通用并行总线的技术特点,提出了一种基于可变程门阵列器件(FPGA)的高速数据传输总线的设计方法。阐述了高速并行传输的实现原理,并结合板间传输的应用提出了详细的设计方案。对设计方案中的发送模块、底板传输模块、接收模块、跨时钟域同步分别进行说明,解释了整个传输过程的实现细节。最后与传统并行传输进行比较,提供了实际测试结果。
|
| 关 键 词： | FPGA 高速传输 时延校准 SERDES |
Design and Implementation of a High-speed Board-to-board Transmission System |
| |
| LIU Li-ge,LI Tian-bao,SHI Xin-gang. Design and Implementation of a High-speed Board-to-board Transmission System[J]. Radio Communications Technology, 2011, 37(4): 53-55 |
| |
| Authors: | LIU Li-ge LI Tian-bao SHI Xin-gang |
| |
| Affiliation: | LIU Li-ge1,LI Tian-bao1,SHI Xin-gang2 (1.The 54th Research Institute of CETC,Shijiazhuang Hebei 050081,China,2.SICON-EMI Power System Co.,Ltd,Shijiazhuang Hebei 050035,China) |
| |
| Abstract: | This paper analyzes the technical features of universal parallel bus and universal serial bus and puts forward a way to achieve a high-speed transmission technology based on FPGA.The paper describes the principle of high-rate parallel transmission,then pu |
| |
| Keywords: | FPGA high-speed transmission time-delay calibration SERDES |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
