| FPGA中专用可重构乘法器的设计 |
| |
| 引用本文： | 余洪敏,陈陵都,刘忠立.FPGA中专用可重构乘法器的设计[J].半导体学报,2008,29(11):2218-2225. |
| |
| 作者姓名： | 余洪敏 陈陵都 刘忠立 |
| |
| 作者单位： | 中国科学院半导体研究所,北京,100083;中国科学院半导体研究所,北京,100083;中国科学院半导体研究所,北京,100083 |
| |
| 摘 要： | 提出了一种新的嵌入在FPGA中可重构的流水线乘法器设计. 该设计采用了改进的波茨编码算法，可以实现18×18有符号乘法或17×17无符号乘法. 还提出了一种新的电路优化方法来减少部分积的数目，并且提出了一种新的乘法器版图布局，以便适应tile-based FPGA 芯片设计所加的约束. 该乘法器可以配置成同步或异步模式，也可以配置成带流水线的模式以满足高频操作. 该设计很容易扩展成不同的输入和输出位宽. 同时提出了一种新的超前进位加法器电路来产生最后的结果. 采用了传输门逻辑来实现整个乘法器. 乘法器采用了中芯国际0.13μm CMOS工艺来实现，完成18×18的乘法操作需要4.1ns. 全部使用2级的流水线时，时钟周期可以达到2.5ns. 这比商用乘法器快29.1%，比其他乘法器快17.5%. 与传统的基于查找表的乘法器相比，该乘法器的面积为传统乘法器面积的1/32.
|
| 关 键 词： | FPGA 乘法器 可重构 改进的波茨算法 超前进位加法器 传输门逻辑 |
| 收稿时间： | 5/26/2008 4:33:15 PM |
| 修稿时间： | 6/30/2008 2:58:47 PM |
Design of a Dedicated Reconfigurable Multiplier in an FPGA |
| |
| Yu Hongmin,Chen Stanley L and Liu Zhongli.Design of a Dedicated Reconfigurable Multiplier in an FPGA[J].Chinese Journal of Semiconductors,2008,29(11):2218-2225. |
| |
| Authors: | Yu Hongmin Chen Stanley L and Liu Zhongli |
| |
| Affiliation: | Institute of Semiconductors,Chinese Academy of Sciences,Beijing 100083,China;Institute of Semiconductors,Chinese Academy of Sciences,Beijing 100083,China;Institute of Semiconductors,Chinese Academy of Sciences,Beijing 100083,China |
| |
| Abstract: | |
| |
| Keywords: | FPGA multiplier reconfigurable modified Booth algorithm CLA transmission-gate logic |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
