|
|||||
|
|
| 时序逻辑电路ASIC化PLA模型设计法（二） | |
| 作者姓名： | 李景华 张建萍 |
| 作者单位： | 东北大学!沈阳，110006，东北大学!沈阳，110006，东北大学!沈阳，110006 |
| 摘 要： | 本文针对可编程ASIC专用集成电路特点，给出了适合于用可编程ASIC设计复杂时序电路的PLA模型设计法；介绍了用PLA模型设计带预置数的六位可控常数加法计数器的方法，给出了用PALCE220V10实现该复杂计数器的方法和开发步骤。 |
| 关 键 词： | 时序逻辑电路 PLA模型 ABEL语言 ASIC 电路 |
| 本文献已被 CNKI 维普 等数据库收录！ | |