首页 | 本学科首页   官方微博 | 高级检索  
     

改进的基于STUMPS架构的BIST电路设计
引用本文:李春伟,何振中,陈新武. 改进的基于STUMPS架构的BIST电路设计[J]. 电气电子教学学报, 2007, 29(2): 63-66
作者姓名:李春伟  何振中  陈新武
作者单位:1. 宁夏大学,物理电气信息学院,宁夏,银川,750021
2. 华中科技大学,多谱信息处理技术国防重点实验室,湖北,武汉,430074
摘    要:传统的STUMPS测试方法,存在测试时间长和故障覆盖率不够高的缺点.为减少测试时间,采用Test-Per-Clock方式和向量压缩的方法处理待测电路CUT;减少了测试时间;用随机测试模式加存储测试模式,来提高故障覆盖率.经ISCAS'85标准测试电路验证,新方案取得了令人满意的结果.

关 键 词:可测性设计  内建自测试  Test-Per-Clock  测试向量压缩
文章编号:1008-0686(2007)02-0063-04
收稿时间:2006-12-28
修稿时间:2007-02-07

Improved Circuit Design of BIST Based on STUMPS
LI Chun-wei,HE Zhen-zhong,CHEN Xin-wu. Improved Circuit Design of BIST Based on STUMPS[J]. Journal of Electrical & Electronic Engineering Education, 2007, 29(2): 63-66
Authors:LI Chun-wei  HE Zhen-zhong  CHEN Xin-wu
Abstract:Conventional STUMPS spends much time for testing,and its fault coverage is not high enough.To reduce the testing time,a modified structure which tests the CUT with Test-Per-Clock and test-vector compression is proposed.To improve the fault coverage,storage-mode is added to LFSR-mode.Experiments on ISCAS'85 benchmark circuits show that the scheme is satisfied.
Keywords:DFT   BIST   Test-Per-Clock   test-vector compression
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号