| 用 CPLD实现的高精度脉冲干扰抑制电路 |
| |
| 引用本文： | 余芳,王文志.用 CPLD实现的高精度脉冲干扰抑制电路[J].电力系统通信,2004,25(6):40-42. |
| |
| 作者姓名： | 余芳 王文志 |
| |
| 作者单位： | 武汉大学电气工程学院,湖北,武汉,430072 |
| |
| 摘 要： | 提出了一种用CPLD实现的高精度新型脉冲干扰抑制电路。仿真分析和实际应用结果表明，该电路简单可靠，能有效地抑制数字信号中的脉冲干扰，明显提高电路的抗干扰能力，保证数据传输的可靠性，是一种有实用价值和重复利用潜力的电路。
|
| 关 键 词： | 脉冲干扰 CPLD 电力线载波通信 |
| 文章编号： | 1005-7641(2004)06-0040-03 |
| 修稿时间： | 2003年7月30日 |
Design of pulse disturbance restriction circuit with CPLD |
| |
| YU Fang,WANG Wen-zhi.Design of pulse disturbance restriction circuit with CPLD[J].Telecommunications for Electric Power System,2004,25(6):40-42. |
| |
| Authors: | YU Fang WANG Wen-zhi |
| |
| Abstract: | A new design of circuit with pulse disturbance restriction based on CPLD is presented.The result of simulation analysis and application demonstrates that the disturbance restriction ability of this CPLD circuit is greatly improved,and the data transmission reliability is guaranteed.The circuit has practicality and popularization. |
| |
| Keywords: | pulse disturbance Complex Programmable Logic Device power line carrier communication |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
