首页 | 本学科首页   官方微博 | 高级检索  
     

基于DMA的大批量数据快速传输模块设计
引用本文:杨立成,刘丹峰,史继辉. 基于DMA的大批量数据快速传输模块设计[J]. 电子科技, 2012, 25(12): 49-51
作者姓名:杨立成  刘丹峰  史继辉
作者单位:(1.中国人民解放军63716部队 卫星通信站,山西 忻州 036301;2.中国人民解放军63886部队 技术室,河南 洛阳 471000)
摘    要:针对Altera公司SOPC解决方案中,DMA模块无法直接读/写FPGA外设的情况,提出了基于Avalon总线流传输模式的通用DMA读/写控制模块的设计,设计了两个自定义外设,实现了DMA对FPGA外设的高速数据存取和Nios II与FPGA大批量数据的快速传输。介绍了Avalon-MM总线规范,阐述了系统架构以及DMA读控制器的设计,测试结果表明,该方法是一种高效可行的解决方案。

关 键 词:SOPC  Nios II  DMA  Avalon总线  

Design and Implementation of the Mass Data Fast Transmission Module Between Nios II and FPGA Based on DMA
YANG Licheng,LIU Danfeng,SHI Jihui. Design and Implementation of the Mass Data Fast Transmission Module Between Nios II and FPGA Based on DMA[J]. Electronic Science and Technology, 2012, 25(12): 49-51
Authors:YANG Licheng  LIU Danfeng  SHI Jihui
Affiliation:(1.Satellite Communication Station,Unit 63716 of PLA,Xizhou 036301,China;
2.Technical Room,Unit 63886 of PLA,Luoyang 471000,China)
Abstract:In view of the fact that DMA module can not read/write FPGA peripherals directly in SOPC solutions of Ahera company, this paper puts forward the design of general DMA read/write control module based on the trans- mission mode of Avalon bus flow. The design of two custom peripherals makes it possible for DMA to access High- speed data of FPGA peripherals. It implements rapid transmission of bulk data between the Nios II and FPGA. The paper briefly introduces the Avalon-MM bus norms, and elaborates the design of system architecture and read control- ler of DMA. Finally the test results show that the solution is efficient and feasible.
Keywords:SOPC  Nios II  DMA  avalon bus
本文献已被 CNKI 维普 万方数据 等数据库收录!
点击此处可从《电子科技》浏览原始摘要信息
点击此处可从《电子科技》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号