| 一种AES算法的快速硬件实现 |
| |
| 引用本文： | 王欣,马自堂,徐金甫. 一种AES算法的快速硬件实现[J]. 计算机工程, 2005, 31(2): 154-156 |
| |
| 作者姓名： | 王欣 马自堂 徐金甫 |
| |
| 作者单位： | 解放军信息工程大学电子技术学院,郑州,450004;解放军信息工程大学电子技术学院,郑州,450004;解放军信息工程大学电子技术学院,郑州,450004 |
| |
| 摘 要： | 介绍了一种用FPGA来快速实现硬件IP核的AES算法的方法，采用Xilinx公司的Virtex XCV-1000-6器件，并给出了时序仿真图，结果表明了其有效性。
|
| 关 键 词： | AES IP 集成的系统芯片 |
| 文章编号： | 1000-3428(2005)02-0154-03 |
Hardware IP Core of AES |
| |
| WANG Xin,MA Zitang,XU Jinfu. Hardware IP Core of AES[J]. Computer Engineering, 2005, 31(2): 154-156 |
| |
| Authors: | WANG Xin MA Zitang XU Jinfu |
| |
| Abstract: | This paper introduces a successful FPGA implementation of the hardware IP core of AES, using the Virtex XCV-1000-6 apparatus of Xilinx and provides the simulation result. The result shows its efficiency. |
| |
| Keywords: | AES IP SOC |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
