| ASIC后端设计中的时钟偏移以及时钟树综合 |
| |
| 引用本文： | 千路,林平分.ASIC后端设计中的时钟偏移以及时钟树综合[J].半导体技术,2008,33(6):527-529. |
| |
| 作者姓名： | 千路 林平分 |
| |
| 作者单位： | 北京工业大学,北京市嵌入式系统重点实验室,北京,100022;北京工业大学,北京市嵌入式系统重点实验室,北京,100022 |
| |
| 摘 要： | 目前的ASIC设计中,时钟偏移成为限制系统时钟频率的主要因素,时钟树综合技术通过在时钟网络中插入缓冲器来减小时钟偏移.但是,有时这样做并不能达到系统要求的时钟偏移.以一款SMIC 0.18μm工艺的DVBT数字电视解调芯片为例,分析了时钟偏移的产生原因.介殚绍了使用Synopsys公司Astro工具进行时钟树综合的方法,重点分析了在时钟树综合之前如何设置约束手动优化电路从而改善设计的时序,最后的流片结果证明该方法是有效的.
|
| 关 键 词： | 时钟偏移 时钟树综合 Astro 手动优化 |
Clock Skew and Clock Tree Synthesis in ASIC Backend Design |
| |
| Qian Lu,Lin Pingfen.Clock Skew and Clock Tree Synthesis in ASIC Backend Design[J].Semiconductor Technology,2008,33(6):527-529. |
| |
| Authors: | Qian Lu Lin Pingfen |
| |
| Affiliation: | Qian Lu,Lin Pingfen (Beijing Embedded System Key Lab,Beijing University of Technology,Beijing 100022,China) |
| |
| Abstract: | |
| |
| Keywords: | clock skew clock tree synthesis(CTS) Astro manually optimize |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
