|
|||||
|
|
| 基于VHDL语言的作息时间控制器设计 | |
| 作者姓名： | 林振宇 梁耀升 |
| 作者单位： | 三峡大学电气与新能源学院,湖北宜昌,443000;三峡大学电气与新能源学院,湖北宜昌,443000 |
| 摘 要： | 针对原来简单的EDA技术在实际应用中存在的问题,提出了一种基于VHDL语言的作息时间控制器设计方法,对分频模块、时间调整模块、计数器模块以及显示模块这4个功能模块的设计进行了详细分析。 |
| 关 键 词： | EDA VHDL语言 Quartus_Ⅱ 作息时间控制器 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |