| 一种新型CMOS集成降压源IP模块的设计 |
| |
| 引用本文： | 谢芳,戴庆元. 一种新型CMOS集成降压源IP模块的设计[J]. 电子器件, 2009, 32(6): 1027-1030 |
| |
| 作者姓名： | 谢芳 戴庆元 |
| |
| 作者单位： | 上海交通大学,微米/纳米加工技术国家重点实验室,薄膜与微细技术教育部重点实验室,上海200240;上海交通大学,微米/纳米加工技术国家重点实验室,薄膜与微细技术教育部重点实验室,上海200240 |
| |
| 摘 要： | 目前很多热插拔接口芯片,采用低电压短沟道工艺,从5 V电压得到3.3 V和1.2 V电压的稳压器就成为芯片的一部分.稳压器主要由带隙基准(BGR)、缓冲器、局部电压镜像和全局电流镜像组成.利用Spectre对降压源仿真表明:不带负载功耗280 μA;3.3 V输出偏差在3.5%内,负载电阻下限200 Ω;1.2 V输出偏差在4%以内,负载电阻下限73.5 Ω.该减压源IP模块采用0.13 μm CMOS工艺实现,具有实用性.
|
| 关 键 词： | 降压源 带隙基准 低功耗 共源输出 |
Design of a New CMOS Integrated Drop-Out Voltage-Regulator IP Block |
| |
| XIE Fang,DAI Qingyuan. Design of a New CMOS Integrated Drop-Out Voltage-Regulator IP Block[J]. Journal of Electron Devices, 2009, 32(6): 1027-1030 |
| |
| Authors: | XIE Fang DAI Qingyuan |
| |
| Affiliation: | XIE Fang,DAI Qingyuan*(National Key Laboratory of Micro/Nano Fabrication Technology,Key Laboratory for Thin Film and Microfabrication Technology of Ministry of Education,Research Institute of Micro/Nano Science and Technology,Shanghai JiaoTong University,Shanghai 200240,China) |
| |
| Abstract: | |
| |
| Keywords: | drop-out voltage regulator bandgap reference low power dissipation common source output |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
|
