|
|||||
|
|
| 高性能主从模式动态可重构的SPI IP核设计 | |
| 作者单位： | ;1.物联网技术应用教育部工程研究中心;2.江南大学电子工程系 |
| 摘 要： | 为满足系统芯片(SoC)中的串行外设接口(SPI)灵活配置的要求,设计了一种既可作为主机又可作为从机、支持4种数据传输模式、允许7种时钟传输速率的SPI IP核。该SPI IP核通过状态机来控制数据传输模块端口的方向,以此来解决主从模式下数据传输方向相反的问题,通过对移位寄存器的复用减少了逻辑资源消耗,利用时钟分频模块来实现不同传输速率下的数据交换,设计了配置数据传输模式的时钟极性和时钟相位等端口,方便了对SPI IP核的操作。结果表明:该SPI IP核符合SPI总线协议,在0.13μm工艺下消耗1 062个逻辑门,在系统工作频率80 MHz下的功耗约为0.395 7 mW。 |
| 关 键 词： | 高性能 主从模式 动态可重构 串行外设接口(SPI) IP核 |
Design of a high-performance and dynamic reconfigurable SPI IP core with master and slave mode |
|
| Abstract: | |
| Keywords: | |