| 基于FPGA的PWM与定时计数器IP核的设计 |
| |
| 引用本文： | 匡石,方千山. 基于FPGA的PWM与定时计数器IP核的设计[J]. 电子测试, 2008, 0(9): 53-56 |
| |
| 作者姓名： | 匡石 方千山 |
| |
| 作者单位： | 华侨大学机电及自动化学院,泉州,362021;华侨大学机电及自动化学院,泉州,362021 |
| |
| 摘 要： | 基于硬核嵌入式CPU中的PWM／定时计数器模块与FPGA的广泛应用，本文提出了一种软件式的PWM／定时计数器数字逻辑电路的设计思想。用硬件描述语言HDL编写总线接口、功能逻辑与外部I／O电路，并描述了硬件驱动程序的设计过程。对其结果进行了软件仿真并定制到NIOSII中进行调试，实验结果证明，该设计具有很好的实际效果。
|
| 关 键 词： | IP FPGA NIOS II 驱动 |
Design of PWM and time counter IP core based on FPGA |
| |
| Kuang Shi,Fang Qianshan. Design of PWM and time counter IP core based on FPGA[J]. Electronic Test, 2008, 0(9): 53-56 |
| |
| Authors: | Kuang Shi Fang Qianshan |
| |
| Abstract: | |
| |
| Keywords: | IP FPGA NIOS II |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
