| 流水线电路的容错设计 |
| |
| 引用本文： | 吴珍妮,梁华国,黄正峰,陈秀美,曹源. 流水线电路的容错设计[J]. 微型机与应用, 2010, 29(9) |
| |
| 作者姓名： | 吴珍妮 梁华国 黄正峰 陈秀美 曹源 |
| |
| 作者单位： | 1. 合肥工业大学,计算机与信息学院,安徽,合肥,230009
2. 合肥工业大学,电子科学与应用物理学院,安徽,合肥,230009 |
| |
| 基金项目： | 国家自然科学基金，博士点基金，国家自然科学基金重点资助项目，安徽省海外高层次人才项目 |
| |
| 摘 要： | 随着集成电路特征尺寸进入纳米级,高能粒子造成的软错误已对电路的正常工作构成严重威胁.流水线电路具有工作频率高、时序单元数量多的特点,易受软错误影响.本文对时序单元进行容错性能分析,并结合流水线电路的特点,利用新型容错时序单元结构,提出了一种容软错误的流水线电路设计方案.
|
| 关 键 词： | 软错误 锁存器 触发器 |
A pipeline-circuit design for soft error tolerance |
| |
| WU Zhen Ni,LIANG Hua Guo,HUANG Zheng Feng,CHEN Xiu Mei,CAO Yuan. A pipeline-circuit design for soft error tolerance[J]. Microcomputer & its Applications, 2010, 29(9) |
| |
| Authors: | WU Zhen Ni LIANG Hua Guo HUANG Zheng Feng CHEN Xiu Mei CAO Yuan |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
