| 0.9μm设计流程的提升 |
| |
| 引用本文： | 居水荣. 0.9μm设计流程的提升[J]. 微电子技术, 2003, 31(1): 16-22 |
| |
| 作者姓名： | 居水荣 |
| |
| 作者单位： | 无锡华润矽科微电子有限公司设计所,无锡,214061 |
| |
| 摘 要： | 介绍了将0.9μm设计流程中的版图数据库缩到到0.6μm的过程，然后列出了使用0.6μm单元库所应作的流程的修改，主要包括布线和最终版图处理的过程，最后简单介绍了单元性能库的提升。
|
| 关 键 词： | 设计流程 布局布线 ASIC 集成电路 版图数据库 |
| 文章编号： | 1008-0147(2003)01-16-07 |
| 修稿时间： | 2002-02-27 |
Promotion of Design Flow of 0.9 Micron Technology |
| |
| JU Shui-rong. Promotion of Design Flow of 0.9 Micron Technology[J]. Microelectronic Technology, 2003, 31(1): 16-22 |
| |
| Authors: | JU Shui-rong |
| |
| Abstract: | The process of shrinking 0.9 micron layout library down to 0 6 micron is introduced, then the modifications for using 0 6 micron library in the design flow of place and route are listed, finally, the promotions of the performance of the library cells are simply presented. |
| |
| Keywords: | Design flow Library Place and route Layout library |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
