| VSF:CMOS组合电路的静态功耗评估模型 |
| |
| 引用本文： | 赵晓莺,佟冬,程旭.VSF:CMOS组合电路的静态功耗评估模型[J].半导体学报,2007,28(5). |
| |
| 作者姓名： | 赵晓莺 佟冬 程旭 |
| |
| 作者单位： | 北京大学微处理器研究与开发中心,北京,100871 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 为了解决利用晶体管级电路模拟分析CMOS电路静态功耗时模拟时间随电路规模增大迅速增加的问题,在分析晶体管堆叠效应对标准单元泄漏电流影响的基础上,定义了归一化堆叠系数和电路等效堆叠系数的概念,提出了基于电路有效堆叠系数的静态功耗评估模型.该模型可用于CMOS组合电路静态功耗估算和优化.实验结果表明使用该模型进行静态功耗估算时,不需要进行Hspice模拟.针对ISCAS85基准电路的静态功耗优化结果表明,利用该模型能够取得令人满意的静态功耗优化效果,优化速度大大提高.
|
| 关 键 词： | 归一化堆叠系数 电路有效堆叠系数 静态功耗评估模型 CMOS组合电路 |
VSF: A Leakage Power Evaluation Model for CMOS Combinational Circuits |
| |
| Zhao Xiaoying,Tong Dong,Cheng Xu.VSF: A Leakage Power Evaluation Model for CMOS Combinational Circuits[J].Chinese Journal of Semiconductors,2007,28(5). |
| |
| Authors: | Zhao Xiaoying Tong Dong Cheng Xu |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
