提高超高速A／D转换的分辨率和动态精度

体工作采用ｐｉｐｅｌｉｎｅ结构，自制超高速高分辨率高精度的３－ｂｉｔ全并行Ａ／Ｄ转换电路，从外部与低价格的１０－ｂｉｔ １８Ｍｓｐｓ商用Ａ／Ｄ转换器连接，保持了１０Ｍｓｐｓ的采集率但是高分辨率到１２－ｂｉｔ。ｐｉｐｅｌｉｎｅ结构包含９个６ｎｓ，２ｍＶ比较器和１个由单位增益带宽为８０ＭＨｚ的运算放大器构成的减法器。