|
|||||
|
|
| 通用雷达定时器FPGA方案和设计方法 | |
| 引用本文： | 桂峰.通用雷达定时器FPGA方案和设计方法[J].雷达与对抗,1998(2):1-3,9. |
| 作者姓名： | 桂峰 |
| 摘 要： | 提出了运用ＦＰＧＡ（现场可编程门阵列）技术设计雷达定时器的优点，分析了设计定时器的方法，并讨论了具体的实现电路，为通用雷达定时器模块化的开展打好基础。 |
| 关 键 词： | 雷达 定时器 FPGA 仿真 配置 |
| 本文献已被 CNKI 维普 等数据库收录！ | |
|
||||||||||||||||||
|
||||||||||||||||||
|
||||||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |