异步时序线路的一种有效设计方法

本文提供一种用可变程序的只读存贮器和触发器设计异步时序线路的简便方法。此法勿需画出控制卡诺图,勿需写出触发器输入端的逻辑表达式,勿需门电路触发器组合。而是直接参照状态图,用可变程序的只读存贮器,一组表示状态的触发器及一组使表示状态的触发器置零的单稳态触发器即可直接设计出实现电路。另外,用此法实现异步时序线路时,无“竞争”与“冒险”现象。