| 基于DSP Builder的FIR滤波器的设计与实现 |
| |
| 引用本文： | 齐海兵,曹志亮,刘春锦.基于DSP Builder的FIR滤波器的设计与实现[J].国外电子元器件,2006(7):7-9. |
| |
| 作者姓名： | 齐海兵 曹志亮 刘春锦 |
| |
| 作者单位： | 1. 黄石理工学院,湖北,黄石,435003;中南大学,湖南,长沙,410083
2. 黄石理工学院,湖北,黄石,435003 |
| |
| 基金项目： | 中南大学校科研和教改项目 |
| |
| 摘 要： | 现场可编程门阵列(FPGA)器件以其灵活的可配置特性,可以很好地解决并行性和速度问题而广泛应用于数字信号领域,但使用VHDL或VerilogHDL语言进行设计的难度较大.提出了一种采用DSP Builder实现有限冲激响应滤波器的设计方案,并以一个16阶低通FIR数字滤波器的实现为例,设计并完成软硬件仿真与验证.结果表明,该方法简单易行,能满足设计要求.
|
| 关 键 词： | 有限冲激响应滤波器 现场可编程门阵列 DSP Builder |
| 文章编号： | 1006-6977(2006)07-0007-03 |
| 修稿时间： | 2006年2月28日 |
Design and implementation of finite impulse response(FIR) filter based on DSP Builder |
| |
| QI Hai-bing,CAO Zhi-liang,LIU Chun-jin.Design and implementation of finite impulse response(FIR) filter based on DSP Builder[J].International Electronic Elements,2006(7):7-9. |
| |
| Authors: | QI Hai-bing CAO Zhi-liang LIU Chun-jin |
| |
| Abstract: | In the field of digital signal processing,field programmable gate array(FPGA) design is one of the most important methods for its feature of reconstruction and ISP.It is widely used for excllently solving the problem of parallel and speed.Using a modern development technology of DSP(DSP Builder) implementation for example,the FPGA design,which was verified in the digital signal process circuit of an 16-order FIR filter was mainly presented. |
| |
| Keywords: | FIR filter FPGA DSP Builder |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
