| 基于BM迭代的高速BCH译码方法 |
| |
| 引用本文： | 周盛容 胡正飞. 基于BM迭代的高速BCH译码方法[J]. 数字社区&智能家居, 2007, 1(2): 1019-1020,1023 |
| |
| 作者姓名： | 周盛容 胡正飞 |
| |
| 作者单位： | 同济大学电子与信息工程学院微电子学专业,上海200092 |
| |
| 摘 要： | 该文以BCH（67，53）为例，提出了一种改进的，适合在FPGA上实现的BCH译码算法，并用Xilinx公司Virtext2pro器件实现了BCH（67，53）码的译码。该算法基于BM迭代，与传统的BCH译码算法相比，具有硬件实现简单，运算速度快，消耗资源少等优势。经仿真验证，对于码组中任意小于等于两比特的随机错误都可以给予纠正，且运行可靠。目前，该BCH译码器已成功地应用在DVB-T（数字地面电视）系统中。
|
| 关 键 词： | BCH码 BM迭代 现场可编程逻辑阵列 电子设计辅助技术 查表法 |
| 文章编号： | 1009-3044（2007）04-11019-02 |
| 修稿时间： | 2007-01-22 |
Fast BCH decoding design using BM iteration |
| |
| ZHOU Sheng-rong,HU Zheng-fei. Fast BCH decoding design using BM iteration[J]. Digital Community & Smart Home, 2007, 1(2): 1019-1020,1023 |
| |
| Authors: | ZHOU Sheng-rong HU Zheng-fei |
| |
| Affiliation: | Microelectronics, TONGJI University., Shanghai 200092,China |
| |
| Abstract: | This article introduces the BCH decoding theory and puts forward a new BCH(67,53) decoding algorithm using BM iteration which is complemented on Xilinx Virtext2pro FPGA. Compared with traditional algorithm, it has the advantage of high speed, easy implementation and fewer sources. Two or less than two bits errors can be corrected. This algorithm is applied to DVB-T now. |
| |
| Keywords: | BCH code BM iteration FPGA EDA look-up table |
| 本文献已被 CNKI 维普 等数据库收录！ |
