| MP860层次式并行超级计算机的设计和实现 |
| |
| 引用本文： | 张瀛,黄巍,马群生,李三立.MP860层次式并行超级计算机的设计和实现[J].计算机学报,1998,21(Z1):230-236. |
| |
| 作者姓名： | 张瀛 黄巍 马群生 李三立 |
| |
| 作者单位： | 清华大学计算机科学与技术系,北京,100084 |
| |
| 摘 要： | 并行处理技术是现代计算机领域提供超级计算的关键技术,在设计紧耦合并行处理系统时围绕着处理器和存储器为中心产生了多种不同的并行处理体系结构.本文介绍了以i80860XPCPU为基础的MP860并行系统:一种异构型层次式的多处理器系统.该系统设计中具有32个i80860XP处理器,其峰值速度可达32亿次/秒.本文具体讨论了多处理器总线问题、存储器Cache一致性问题,以及MP860并行系统提供的并行编程环境.
|
| 关 键 词： | 层次式并行处理系统 Cache一致性 总线仲裁 交叉开关 并行编程环境 |
| 修稿时间： | 1997年4月15日 |
DESIGN AND IMPLEMENTATION OF HIERARCHICAL PARALLEL SYSTEM: MP860 SUPERCOMPUTER |
| |
| ZHANG Ying,HUANG Wei,MA Qun-Sheng,LI San-Li.DESIGN AND IMPLEMENTATION OF HIERARCHICAL PARALLEL SYSTEM: MP860 SUPERCOMPUTER[J].Chinese Journal of Computers,1998,21(Z1):230-236. |
| |
| Authors: | ZHANG Ying HUANG Wei MA Qun-Sheng LI San-Li |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
