| CMOS模拟集成电路匹配技术及其应用 |
| |
| 引用本文： | 吴大勇,马琪,蒋平.CMOS模拟集成电路匹配技术及其应用[J].杭州电子科技大学学报,2007,27(6):13-16. |
| |
| 作者姓名： | 吴大勇 马琪 蒋平 |
| |
| 作者单位： | 杭州电子科技大学微电子CAD研究所,浙江,杭州,310018 |
| |
| 摘 要： | 集成电路工艺变化引起失配,而模拟集成电路匹配特性影响电路的性能,电路达到适当的匹配已成为模拟电路设计的一个重要设计目标.该文阐述了失配的机理,分析了失配引起电路共模抑制比降低、失调和偶次失真等影响,在此基础上研究了消除一阶工艺梯度偏差的匹配版图技术,并针对一运放电路分析了匹配技术在运放版图设计中的应用.
|
| 关 键 词： | 模拟集成电路 版图 匹配 运放 |
| 文章编号： | 1001-9146(2007)06-0013-04 |
| 修稿时间： | 2007年6月5日 |
Matching Technique of CMOS Analog IC Design and Its Application |
| |
| WU Da-yong,MA Qi,JIANG Ping.Matching Technique of CMOS Analog IC Design and Its Application[J].Journal of Hangzhou Dianzi University,2007,27(6):13-16. |
| |
| Authors: | WU Da-yong MA Qi JIANG Ping |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
