| 基于SoC平台设计的H.264/AVC CAVLC解码器 |
| |
| 引用本文： | 路奇,方向忠,刘凌志. 基于SoC平台设计的H.264/AVC CAVLC解码器[J]. 电视技术, 2005, 0(4): 29-32 |
| |
| 作者姓名： | 路奇 方向忠 刘凌志 |
| |
| 作者单位： | 上海交通大学,图像通信与处理研究所,上海,200030 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 提出了一种基于SoC平台的CAVLC解码器.在尽量减少时钟消耗的前提下,此解码器可以解码每个变换块中变换系数的熵编码码流,并将结果按照块扫描顺序并行输出.通过在XILJNX的ISE6.0 FPGA开发软件下仿真及分析表明,在120MHz时钟时可以满足10 Mb/s码率下H.264标准中Level3.0的性能要求.
|
| 关 键 词： | 变长编码 解码器 |
| 文章编号： | 1002-8692(2005)04-0029-04 |
| 修稿时间： | 2005-02-28 |
Design of H.264/AVC CAVLC Decoder Based on SoC Platform |
| |
| LU Qi,FANG Xiang-zhong,LIU Ling-zhi. Design of H.264/AVC CAVLC Decoder Based on SoC Platform[J]. Ideo Engineering, 2005, 0(4): 29-32 |
| |
| Authors: | LU Qi FANG Xiang-zhong LIU Ling-zhi |
| |
| Abstract: | Based on SoC Platform, this paper presents a VLSI architecture for CAVLC decoder. While minimizing the use of clock cycles, it could decode the coded stream of transform coefficients in each block and output the decoded coefficients in zigzag scanning order. And this decoder can be used as a coprocessor on SoC platform. Simulation in ISE6.0 FPGA development software shows that its maximal working frequency is around 120 MHz and could fulfill the performance requirement of Level 3.0 in H.264 standard. |
| |
| Keywords: | H.264/AVC |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
