首页
|
本学科首页
官方微博
|
高级检索
全部学科
医药、卫生
生物科学
工业技术
交通运输
航空、航天
环境科学、安全科学
自然科学总论
数理科学和化学
天文学、地球科学
农业科学
哲学、宗教
社会科学总论
政治、法律
军事
经济
历史、地理
语言、文字
文学
艺术
文化、科学、教育、体育
马列毛邓
全部专业
中文标题
英文标题
中文关键词
英文关键词
中文摘要
英文摘要
作者中文名
作者英文名
单位中文名
单位英文名
基金中文名
基金英文名
杂志中文名
杂志英文名
栏目中文名
栏目英文名
DOI
责任编辑
分类号
杂志ISSN号
基于AD9954的DDS激励双PLL宽频带时钟合成模块的实现
作者姓名:
廖成宇
李璐
代锴垒
谢豪
寸怡鹏
摘 要:
利用直接数字频率合成法(DDS)和锁相频率合成法(PLL)相组合的时钟信号合成方法,来完成宽频带、低抖动时钟信号输出模块的开发.其中,采用FPGA完成对DDS芯片、PLL芯片和继电器相关控制引脚的信号控制,实现时钟信号的产生和选频分段输出.测试结果表明,模块输出的时钟信号满足预期的开发要求.
关 键 词:
直接数字频率合成
锁相环
时钟合成
FPGA
设为首页
|
免责声明
|
关于勤云
|
加入收藏
Copyright
©
北京勤云科技发展有限公司
京ICP备09084417号