|
|||||
|
|
| 基于AD9954的DDS激励双PLL宽频带时钟合成模块的实现 | |
| 作者姓名： | 廖成宇 李璐 代锴垒 谢豪 寸怡鹏 |
| 摘 要： | 利用直接数字频率合成法(DDS)和锁相频率合成法(PLL)相组合的时钟信号合成方法,来完成宽频带、低抖动时钟信号输出模块的开发.其中,采用FPGA完成对DDS芯片、PLL芯片和继电器相关控制引脚的信号控制,实现时钟信号的产生和选频分段输出.测试结果表明,模块输出的时钟信号满足预期的开发要求. |
| 关 键 词： | 直接数字频率合成 锁相环 时钟合成 FPGA |
|
||||||||||||||
|
||||||||||||||
|
||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |