| 一种与PIC单片机兼容的RISC IP核的设计与FPGA实现 |
| |
| 引用本文： | 袁江南,邢建力.一种与PIC单片机兼容的RISC IP核的设计与FPGA实现[J].电子与封装,2004,4(5):54-58. |
| |
| 作者姓名： | 袁江南 邢建力 |
| |
| 作者单位： | 厦门理工学院电子工程系,福建,厦门,361005;厦门理工学院电子工程系,福建,厦门,361005 |
| |
| 摘 要： | 本文介绍了一种与PIC16C57单片机兼容的RISC核的生成以及FPGA的实现, 所得到的用Verilog HDL语言编写的软核能够用于SOC(系统芯片)。
|
| 关 键 词： | IP核 RISC FPGA SOC PIC单片机 |
| 修稿时间： | 2004年1月20日 |
A Design of RISC IP Core Compatable with PIC SCM and Realization with FPGA |
| |
| Yuan Jiangnan Xing Jian li.A Design of RISC IP Core Compatable with PIC SCM and Realization with FPGA[J].Electronics & Packaging,2004,4(5):54-58. |
| |
| Authors: | Yuan Jiangnan Xing Jian li |
| |
| Affiliation: | Yuan Jiangnan Xing Jian li Department of Electronic Engeerning of XMLJU,Fujian,Xiamen,361005 |
| |
| Abstract: | The build of a RISC IP core compatable with PIC SCM and realization with FPGA are described in this paper.And the soft core compiled with Verilog HDL can be used in SOC. |
| |
| Keywords: | IP Core RISC FPGA SOC PIC SCM |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
