| 一种大频偏和低信噪比条件下的全数字锁相环设计 |
| |
| 引用本文： | 帅涛,刘会杰,梁旭文,杨根庆.一种大频偏和低信噪比条件下的全数字锁相环设计[J].电子与信息学报,2005,27(8):1208-1212. |
| |
| 作者姓名： | 帅涛 刘会杰 梁旭文 杨根庆 |
| |
| 作者单位： | 中国科学院微小卫星联合重点实验室，中国科学院微小卫星联合重点实验室，中国科学院微小卫星联合重点实验室，中国科学院微小卫星联合重点实验室 上海 200050，上海 200050，上海 200050，上海 200050 |
| |
| 摘 要： | 全数字锁相环设计是相干解调全数字接收机载波同步和位同步的关键技术,而大频偏和低信噪比分别从两个方面增加了环路设计的难度.该文在此背景下,以捕获时间和跟踪性能为指标,从模拟环路分析出发,给出一种适用于大频偏和低信噪比条件的全数字锁相环设计.
|
| 关 键 词： | 数字锁相环 多普勒频偏 低信噪比 同步 |
| 文章编号： | 1009-5896(2005)08-1208-05 |
| 收稿时间： | 2004-03-15 |
| 修稿时间： | 2005-01-17 |
The Design of DPLL for Low SNR Signals with Large Frequency Offset |
| |
| Shuai Tao,LIU Hui-Jie,LIANG Xu-wen,YANG Gen-qing.The Design of DPLL for Low SNR Signals with Large Frequency Offset[J].Journal of Electronics & Information Technology,2005,27(8):1208-1212. |
| |
| Authors: | Shuai Tao LIU Hui-Jie LIANG Xu-wen YANG Gen-qing |
| |
| Affiliation: | Micro-satellite State Key Joint Laboratory, Chinese Academy of Sciences, Shanghai 200050, China |
| |
| Abstract: | The digital phase-locked loops design is a key technology for carrier and bit synchronization in coherent demodulation digital receiver. Large frequency offset and low SNR add more difficulties of the loop design from two different ways. Based on this condition, aim at fast acquisition and tracking, a method of digital loop parameter algorithm is proposed in this paper and some useful conclusions are given. |
| |
| Keywords: | Digital Phase-Locked Loop(DPLL) Doppler frequency offset Low SNR Synchronization |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子与信息学报》浏览原始摘要信息 |
|
点击此处可从《电子与信息学报》下载全文 |
