|
|||||
|
|
| Verilog的循环语句 | |
| 作者姓名： | 夏宇闻 |
| 作者单位： | 北京航空航天大学 |
| 摘 要： | 在VerilogHDL中存在着四种类型的循环语句，用来控制执行语句的执行次数。1)forever连续的执行语句。2)repeat连续执行一条语句n次。3)while执行一条语句直到某个条件不满足。如果一开始条件即不满足(为假)，则语句一次也不能被执行。4)for通过以下三个步骤来决定语句的循环执行。a)先给控制循环次数的变量赋初值。b)判定控制循环的表达式的值，如为假则跳出循环语句，如为真则执行指定的语句后，转到第三步。c)执行一条赋值语句来修正控制循环变量次数的变量的值，然后返回第二步。下面详细介绍各种循环语句。forever语句forever语句的格… |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |