| BCH译码器并行钱式搜索电路的优化及实现 |
| |
| 引用本文： | 钟昌标,王法翔,黄圣勋. BCH译码器并行钱式搜索电路的优化及实现[J]. 电视技术, 2013, 37(11): 1-3,11 |
| |
| 作者姓名： | 钟昌标 王法翔 黄圣勋 |
| |
| 作者单位： | 福州大学物理与信息工程学院,福建福州350002;福建省集成电路设计中心,福建福州350002 |
| |
| 摘 要： | 为了提高数据处理效率,BCH编译码电路都采用并行结构,但是并行结构大幅度增大电路的面积消耗及逻辑延迟。对并行钱氏搜索中占主要资源的单变量乘法器进行优化。仿真综合结构表明,BCH码(16 459,16 384,5)在此简化乘法器的基础上,其并行结构电路在面积资源的优化率可达81.9%,关键路径延迟的优化率可达66.4%。
|
| 关 键 词： | BCH码 钱氏搜索 乘法器 |
Optimized and Implementation Parallel Chien Search Circuit for BCH Decoder |
| |
| ZHONG Changbiao , WANG Faxiang , HUANG Shengxun. Optimized and Implementation Parallel Chien Search Circuit for BCH Decoder[J]. Ideo Engineering, 2013, 37(11): 1-3,11 |
| |
| Authors: | ZHONG Changbiao WANG Faxiang HUANG Shengxun |
| |
| Affiliation: | 1,2(1.College of Physics and Information Engineering,Fuzhou University,Fuzhou 350002,China;2.Fujian Integrated Circuit Design Center,Fuzhou 350002,China) |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
