|
|||||
|
|
| DDR3与FPGA接口的高速电路板信号完整性分析 | |
| 作者单位： | ;1.西安邮电大学通信与信息工程学院;2.中国航天四院 |
| 摘 要： | 由于芯片频率的提高,现今高速PCB设计的信号完整性问题的分析已经成为不可忽略的关键环节。以FPGA控制DDR3 SDRAM读写数据的高速PCB板为硬件平台,论述高速PCB设计中的反射、串扰等信号完整问题并以Cadence公司的SPECCTRAQuest仿真器作为仿真工具,提出并验证了抑制反射和串扰的方法。仿真结果表明,端接电阻可抑制反射,且不同端接方式以及驱动端频率不同,抑制反射的效果有所不同;改变布线间距及走线长度可抑制串扰。通过布线前和布线后的仿真来指导PCB的设计,保证了硬件平台的正常工作。 |
| 关 键 词： | 高速PCB 信号完整性 FPGA 反射 串扰 |
Signal integrity analysis of high-speed circuit board interconnecting DDR3 and FPGA |
|
| Abstract: | |
| Keywords: | |