| 纳米级CMOS电路的漏电流及其降低技术 |
| |
| 引用本文： | 朱华平,戴庆元,徐健.纳米级CMOS电路的漏电流及其降低技术[J].真空电子技术,2005(1):52-55,58. |
| |
| 作者姓名： | 朱华平 戴庆元 徐健 |
| |
| 作者单位： | 上海交通大学,微纳米技术研究院,上海,200030 |
| |
| 摘 要： | 随着CMOS工艺的进一步发展,漏电流在深亚微米CMOS电路的功耗中变得越来越重要.因此,分析和建模漏电流的各种不同组成部分对降低漏电流功耗非常重要,特别是在低功耗应用中.本文分析了纳米级CMOS电路的各种漏电流组成机制并提出了相应的降低技术.
|
| 关 键 词： | 纳米级CMOS电路 漏电流组成 功耗 降低技术 |
| 文章编号： | 1002-8935(2005)01-0052-04 |
Leakage Current and Leakage Reduction Techniques in Nanometer Scale CMOS Circuits |
| |
| ZHU Hua-ping,DAI Qing-yuan,XU Jian.Leakage Current and Leakage Reduction Techniques in Nanometer Scale CMOS Circuits[J].Vacuum Electronics,2005(1):52-55,58. |
| |
| Authors: | ZHU Hua-ping DAI Qing-yuan XU Jian |
| |
| Abstract: | |
| |
| Keywords: | Nanometer scale CMOS circuits Leakage component Power dissipation Reduction techniques |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
