| 基于FPGA的同步时钟报文检测电路的设计 |
| |
| 引用本文： | 关世友,刘魁.基于FPGA的同步时钟报文检测电路的设计[J].计算机测量与控制,2010,18(11). |
| |
| 作者姓名： | 关世友 刘魁 |
| |
| 基金项目： | 广西信息与通讯技术重点实验室主任基金 |
| |
| 摘 要： | 时钟同步技术是解决基于网络的分布式测控系统完成同步测控任务的关键技术,IEEE-1588协议是一种应用于分布式测量和控制系统中的精准时钟同步协议.提出了一种基于IEEE-1588协议在以太网物理层和MAC层之间的介质无关接口(MII/RMII)处检测同步报文的策略和实现精确时间标记方案1],在此硬件支持方案和方法的基础之上,充分利用FPGA宏模块资源采用较为简便实用的方法设计实现了同步报文检测电路,该部分电路的设计是采用硬件时间标记方案实现IEEE1588高精度时钟同步的基础.在QuartsII 7.2平台下对设计电路进行优化综合和时序仿真,通过在线实时检测验证了电路设计的正确性.初步验证结果表明设计达到课题要求,应用性能良好.
|
| 关 键 词： | IEEE 1588协议 MII接口 网络时钟同步 同步报文检测 |
Design of Synchrnous Packet Detection Circuit Based on FPGA |
| |
| Guan Shiyou,Liu Kui.Design of Synchrnous Packet Detection Circuit Based on FPGA[J].Computer Measurement & Control,2010,18(11). |
| |
| Authors: | Guan Shiyou Liu Kui |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
