首页 | 本学科首页   官方微博 | 高级检索  
     

基于Verilog-A的电容式MEMS加速度计模型
引用本文:赵楷,熊斌,车录锋.基于Verilog-A的电容式MEMS加速度计模型[J].传感技术学报,2008,21(6):942-945.
作者姓名:赵楷  熊斌  车录锋
作者单位:中国科学院上海微系统与信息技术研究所,传感技术联合国家重点实验室,上海,200050;中国科学院研究生院,北京,100039;中国科学院上海微系统与信息技术研究所,传感技术联合国家重点实验室,上海,200050
基金项目:国家自然科学基金,国家高技术研究发展计划(863计划)
摘    要:本文分析了传统MEMS电容式加速度计模型的不足,根据三明治结构电容式加速度计的特点,考虑了寄生电容和热机械噪声的影响,建立了用Verilog-A硬件描述语言实现的模型。该模型与主流集成电路设计环境相兼容,具有很强的可移植性。模拟验证结果表明,该模型如实反映了MEMS电容式加速度计的工作状态,能够为设计单片集成的微弱电容检测电路提供有效的帮助。

关 键 词:MEMS加速度计  Verilog-A模型  寄生电容  热机械噪声
文章编号:1004-1699(2008)06-0942-04
修稿时间:2007年11月30

A Verilog-A Model for Capacitive MEMS Accelerometers
Kai Zhao,Bin Xiong,Lufeng Che.A Verilog-A Model for Capacitive MEMS Accelerometers[J].Journal of Transduction Technology,2008,21(6):942-945.
Authors:Kai Zhao  Bin Xiong  Lufeng Che
Affiliation:1.Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences, State Key Laboratory of Transducer Technology, Shanghai 200050 2. Graduate school of the Chinese Academy of Sciences, Beijing 100039
Abstract:A new simulation model for sandwich capacitive accelerometers is proposed.Stray capacitance and thermo-mechanical noise is taken into account of the model which is implemented in Verilog-A HDL.This model is portable and compatible with the modern IC design environments.Simulation results show that it provides an effective approach for the design of monolithic capacitive sensor interfaces.
Keywords:MEMS accelerometer  Verilog-A model  stray capacitance  thermo-mechanical noise
本文献已被 CNKI 维普 万方数据 等数据库收录!
点击此处可从《传感技术学报》浏览原始摘要信息
点击此处可从《传感技术学报》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号