| 全相联Cache的体系结构级功耗估算与分析 |
| |
| 引用本文： | 王永文,张民选.全相联Cache的体系结构级功耗估算与分析[J].计算机工程与应用,2003,39(26):21-23,27. |
| |
| 作者姓名： | 王永文 张民选 |
| |
| 作者单位： | 国防科技大学计算机学院博士生队,长沙,410073 |
| |
| 基金项目： | 国家自然科学基金资助项目(编号:60273069，90207011) |
| |
| 摘 要： | Cache是现代微处理器中消耗能量最多的部件之一。论文研究了全相联cache的组织结构,给出了一种全相联cache的体系结构级功耗估算模型,验证了该模型的有效性,并定量地分析了全相联cache组织结构的功耗特性。
|
| 关 键 词： | 全相联cache 相联存储器阵列 随机存储器阵列 功耗模型 |
| 文章编号： | 1002-8331-(2003)26-0021-03 |
Architecture-Level Power Modeling and Analyzing for Full-Associative Caches |
| |
| Wang Yongwen Zhang Minxuan.Architecture-Level Power Modeling and Analyzing for Full-Associative Caches[J].Computer Engineering and Applications,2003,39(26):21-23,27. |
| |
| Authors: | Wang Yongwen Zhang Minxuan |
| |
| Abstract: | The cache is one of the largest energy consuming components of modern microprocessors.This paper studies the internal organization of the full-associative cache,presents an architecture-level power estimation model for full-as-sociative cache,validates the effectiveness of this model and analyzes the power characteristics of full-associative cache organization quantitatively. |
| |
| Keywords: | Full-associative Cache Content-Addressed Memory(CAM)Array Random Access Memory(RAM)Array Power Model |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
