|
|||||
|
|
| 位同步时钟提取电路的设计与实现 | |
| 作者姓名： | 岳志琪 杨晨茜 孙玲 李竹 |
| 作者单位： | 山西师范大学物理与信息工程学院,山西临汾,041004;山西师范大学物理与信息工程学院,山西临汾,041004;山西师范大学物理与信息工程学院,山西临汾,041004;山西师范大学物理与信息工程学院,山西临汾,041004 |
| 基金项目： | 山西师范大学教学改革创新项目《;CPLD/FPGA应用技术教学改革》,项目;山西师范大学教学改革创新项目《电子信息专业实践教学体系改革的研究;实践》,项目;山西省教学改革创新项目《电子信息专业实践教学体系改革的研究;实践》,项目 |
| 摘 要： | |
| 关 键 词： | 位同步时钟 FPGA 数字锁相环 m序列 |
| 本文献已被 万方数据 等数据库收录！ | |