| 组合逻辑电路设计的一种方法 |
| |
| 引用本文： | 左全生.组合逻辑电路设计的一种方法[J].现代电子技术,2008,31(6):6-8. |
| |
| 作者姓名： | 左全生 |
| |
| 作者单位： | 常州工学院,江苏,常州,213002 |
| |
| 摘 要： | 在ASIC设计和PLD设计中组合逻辑电路设计的最简化是很重要的,在设计时常要求用最少的逻辑门或导线实现。在ASIC设计和PLD设计中需要处理大量的约束项,值为1或0的项却是有限的,提出组合逻辑电路设计的一种新方法。该方法不考虑这些约束项,只考虑那些值为1或0的项,因而可以简化设计步骤。该方法特别适合于有大量约束项的组合逻辑电路设计。例举2个组合逻辑电路实例,说明按照这个改进的方法可以大大减少组合逻辑电路设计步骤。
|
| 关 键 词： | 最简化 约束条件 组合逻辑电路设计 编码器 奎恩-麦克拉斯基法 |
| 文章编号： | 1004-373X(2008)06-006-02 |
| 修稿时间： | 2007年9月11日 |
A New Method about Combinational Circuit Synthesis |
| |
| ZUO Quansheng.A New Method about Combinational Circuit Synthesis[J].Modern Electronic Technique,2008,31(6):6-8. |
| |
| Authors: | ZUO Quansheng |
| |
| Abstract: | |
| |
| Keywords: | minimization constraint condition combinational circuit synthesis encoder Quine-McClusky algorithm |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
