| CSRe内靶定时探测器系统容性负载隔离电路设计 |
| |
| 引用本文： | 朱坤露,王伟,于得洋,刘俊亮,李良辉,蔡晓红. CSRe内靶定时探测器系统容性负载隔离电路设计[J]. 核电子学与探测技术, 2016, 0(4): 448-452. DOI: 10.3969/j.issn.0258-0934.2016.04.023 |
| |
| 作者姓名： | 朱坤露 王伟 于得洋 刘俊亮 李良辉 蔡晓红 |
| |
| 作者单位： | 1. 中国科学院近代物理研究所,兰州730000;中国科学院大学,北京100049;2. 中国科学院近代物理研究所,兰州,730000 |
| |
| 基金项目： | 国家自然科学基金(11105202,U1332206)资助 |
| |
| 摘 要： | 针对定时电路驱动容性负载出现的过冲、振铃等问题,提出采用容性隔离技术,在不影响电路增益、带宽的情况下,使电路具有一定的容性负载能力,提高稳定性。通过构建电路模型,从数学角度分析了电路不稳定的原因,并应用实验证明了容性负载隔离技术的合理性。容性负载隔离技术可以有效消除容性负载电路带来的增益凸峰及恶化的频率响应。
|
| 关 键 词： | 集成电子学 定时电路 容性负载隔离 |
Capacitive-Load Isolation Techniques in Timing Detector of CSRe Internal Target |
| |
| ZHU Kun-lu;WANG Wei;YU De-yang;LIU Jun-liang;LI Liang-hui;CAI Xiao-hong. Capacitive-Load Isolation Techniques in Timing Detector of CSRe Internal Target[J]. Nuclear Electronics & Detection Technology, 2016, 0(4): 448-452. DOI: 10.3969/j.issn.0258-0934.2016.04.023 |
| |
| Authors: | ZHU Kun-lu WANG Wei YU De-yang LIU Jun-liang LI Liang-hui CAI Xiao-hong |
| |
| Affiliation: | ZHU Kun-lu;WANG Wei;YU De-yang;LIU Jun-liang;LI Liang-hui;CAI Xiao-hong;Institude of Modern Physics,Chinese Academy of Sciences;University Chinese Academy of Sciences; |
| |
| Abstract: | |
| |
| Keywords: | integrated electronics timing circuit capacitive-load isolation |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
