| 基于UVM的可重用SoC功能验证环境 |
| |
| 引用本文： | 吕毓达,谢雪松,张小玲.基于UVM的可重用SoC功能验证环境[J].半导体技术,2015,40(3):234-238. |
| |
| 作者姓名： | 吕毓达 谢雪松 张小玲 |
| |
| 作者单位： | 北京工业大学电子信息与控制工程学院,北京,100022;北京工业大学电子信息与控制工程学院,北京,100022;北京工业大学电子信息与控制工程学院,北京,100022 |
| |
| 摘 要： | 现在系统级芯片(SoC)系统集成度和复杂度不断提高,验证环节消耗时间占用了芯片研发时间的70％,芯片验证已经成为芯片研发中最关键的环节.目前业界验证方法大多有覆盖率低和通用性差等缺点,基于上述原因提出了一种新的验证方法.与传统验证方法和单纯的通用验证方法学(UVM)不同,该方法结合系统级芯片验证和模块级验证的特点,并且融合UVM和知识产权验证核(VIP)模块验证的验证技术,且使用了SoC系统功能仿真模型以提高验证覆盖率和准确性.验证结果表明,同一架构系列SoC芯片可以移植于该验证平台中,并且可大幅缩短平台维护与开发时间,采用该验证方法的代码覆盖率为98.9％,功能覆盖率为100％.
|
| 关 键 词： | 通用验证方法学(UVM) CPU功能模型 随机测试向量 系统级芯片验证 系统级芯片(SoC) |
Reusable SoC Function Verification Environment Based on UVM |
| |
| Lü Yuda;Xie Xuesong;Zhang Xiaoling.Reusable SoC Function Verification Environment Based on UVM[J].Semiconductor Technology,2015,40(3):234-238. |
| |
| Authors: | Lü Yuda;Xie Xuesong;Zhang Xiaoling |
| |
| Affiliation: | Lü Yuda;Xie Xuesong;Zhang Xiaoling;College of Electronic Information & Control Engineering,Beijing University of Technology; |
| |
| Abstract: | |
| |
| Keywords: | universal verification methodology (UVM) CPU function model random test vectors system chip verification system on chip (SoC) |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
